在人工智能大模型飛速發(fā)展、算力需求呈指數(shù)級(jí)增長(zhǎng)的當(dāng)下，中國(guó)芯片產(chǎn)業(yè)正面臨三個(gè)核心痛點(diǎn)。芯片先進(jìn)工藝技術(shù)封鎖疊加傳統(tǒng)架構(gòu)的固有局限，讓算力密度、軟硬件生態(tài)、數(shù)據(jù)帶寬成為制約產(chǎn)業(yè)升級(jí)的“三座大山”。

36氪獲悉，微納核芯在RISC-V存算一體產(chǎn)業(yè)論壇暨應(yīng)用組啟動(dòng)大會(huì)上介紹的3D-CIM（三維存算一體）技術(shù)，與開(kāi)源靈活的RISC-V架構(gòu)深度融合，正成為突破困境、推動(dòng)國(guó)產(chǎn)芯片迭代的核心路徑。

1.國(guó)產(chǎn)芯片產(chǎn)業(yè)的“三座大山”

1）先進(jìn)工藝缺失下，算力密度瓶頸

當(dāng)前國(guó)產(chǎn)3nm/5nm先進(jìn)工藝仍處于研發(fā)階段，短期內(nèi)難以量產(chǎn)，傳統(tǒng)工藝的芯片若沿用馮?諾依曼架構(gòu)，算力密度較低，遠(yuǎn)無(wú)法滿足千億參數(shù)大模型的運(yùn)行需求。

2）開(kāi)發(fā)生態(tài)寄生下，軟硬件生態(tài)瓶頸

國(guó)內(nèi)AI芯片產(chǎn)業(yè)長(zhǎng)期依賴美西方閉源生態(tài)，尤其是CUDA生態(tài)幾乎壟斷了AI模型訓(xùn)練與推理的軟件鏈路。一旦外部生態(tài)受限，即使企業(yè)擁有高性能芯片，也會(huì)面臨有硬件無(wú)軟件的困境。

3）傳統(tǒng)馮氏架構(gòu)下，軟硬件帶寬瓶頸

傳統(tǒng)馮?諾依曼架構(gòu)下，計(jì)算與存儲(chǔ)單元分離，數(shù)據(jù)需通過(guò)總線頻繁搬運(yùn)，形成“存儲(chǔ)墻”瓶頸。當(dāng)大模型參數(shù)規(guī)模達(dá)千億級(jí)時(shí)，數(shù)據(jù)搬運(yùn)量呈指數(shù)級(jí)增長(zhǎng)，帶寬不足會(huì)導(dǎo)致推理效率驟降。

2.三維存算一體技術(shù)可破局

作為對(duì)上述芯片行業(yè)痛點(diǎn)的回應(yīng)，9月9日，杭州微納核芯首席科學(xué)家葉樂(lè)教授在RISC-V存算一體產(chǎn)業(yè)論壇暨應(yīng)用組啟動(dòng)大會(huì)上，作了關(guān)于《三維存算一體3D-CIM：賦能RISC-V AI生態(tài)》的報(bào)告。

他表示，三維存算一體技術(shù)可以理解為在儲(chǔ)存器中嵌入計(jì)算能力，是在人工智能大模型對(duì)算力需求呈指數(shù)級(jí)增長(zhǎng)的背景下應(yīng)運(yùn)而生的創(chuàng)新芯片技術(shù)。該技術(shù)可以通過(guò)SRAM存算一體+DRAM三維堆疊在存儲(chǔ)器內(nèi)完成計(jì)算，可以從根本上消除數(shù)據(jù)搬運(yùn)開(kāi)銷，被視為后摩爾時(shí)代延續(xù)算力增長(zhǎng)的核心路徑。

三維存算一體技術(shù)的核心突破在于SRAM存算一體設(shè)計(jì)，通過(guò)將計(jì)算單元與存儲(chǔ)單元融合，在存儲(chǔ)器內(nèi)原位完成張量計(jì)算（AI場(chǎng)景中占比99%的計(jì)算任務(wù)），能大幅提升算力密度。經(jīng)中芯國(guó)際多次流片驗(yàn)證，可以在22nm工藝下實(shí)現(xiàn)傳統(tǒng)NPU/GPU在7nm下相當(dāng)?shù)乃懔γ芏?，?jì)算能效提升5-10倍。在成本方面，基于全國(guó)產(chǎn)供應(yīng)鏈，該22nm SRAM存算一體芯片相較于7nm芯片成本降低4倍。

該三維存算一體技術(shù)的核心研發(fā)團(tuán)隊(duì)，由微納核芯首席科學(xué)家葉樂(lè)領(lǐng)銜，匯聚芯片設(shè)計(jì)、架構(gòu)創(chuàng)新領(lǐng)域頂尖人才。團(tuán)隊(duì)深耕存算一體領(lǐng)域十余年，在“集成電路設(shè)計(jì)國(guó)際奧林匹克會(huì)議”ISSCC上近六年持續(xù)發(fā)表14篇突破當(dāng)前世界紀(jì)錄的AloT芯片實(shí)測(cè)成果，其成果入選“2021年度ISSCC最佳芯片展示獎(jiǎng)”（為國(guó)內(nèi)首次斬獲，與美國(guó)Intel公司芯片等一起獲獎(jiǎng)）和“2024年度ISSCC最佳論文獎(jiǎng)”（也為國(guó)內(nèi)首次斬獲）。

3.三維存算一體技術(shù)的生態(tài)與應(yīng)用前景

此外，開(kāi)源、靈活的RISC-V架構(gòu)可以與三維存算一體技術(shù)形成天然互補(bǔ)。二者融合，既能精準(zhǔn)滿足AI大模型對(duì)高并行、低功耗計(jì)算的需求，也能有效緩解外部工藝封鎖壓力，為國(guó)產(chǎn)芯片技術(shù)迭代與性能提升構(gòu)建良性循環(huán)。

RISC-V是源于加州大學(xué)伯克利分校的開(kāi)源指令集架構(gòu)，其核心優(yōu)勢(shì)在于“開(kāi)放、靈活、可擴(kuò)展”——不同于X86（閉源壟斷）、ARM（授權(quán)收費(fèi)），RISC-V允許全球開(kāi)發(fā)者自由修改、擴(kuò)展指令集，且無(wú)需支付高昂授權(quán)費(fèi)用。

作為RISC-V存算一體應(yīng)用組組長(zhǎng)單位，微納核芯正聯(lián)合產(chǎn)業(yè)鏈上下游企業(yè)，推動(dòng)三維存算一體技術(shù)與RISC-V架構(gòu)的生態(tài)化落地。

微納核芯把三維存算一體技術(shù)的應(yīng)用前景分為短期、中期和長(zhǎng)期。短期先進(jìn)入端側(cè)大模型應(yīng)用，賦能大模型AI手機(jī)、大模型AIPC等終端設(shè)備。中期則向云端大模型應(yīng)用拓展，3D-CIM芯片與國(guó)產(chǎn)CPU/GPU結(jié)合，有機(jī)會(huì)繞過(guò)甚至超越英偉達(dá)標(biāo)桿方案，為云端大模型訓(xùn)練與推理提供更具競(jìng)爭(zhēng)力的算力支撐。遠(yuǎn)期將進(jìn)軍新型的具身智能（AI機(jī)器人）應(yīng)用領(lǐng)域。

在應(yīng)用端，微納核芯已與多家手機(jī)龍頭企業(yè)、PC龍頭企業(yè)、服務(wù)器龍頭企業(yè)開(kāi)展合作；在供給端，聯(lián)合國(guó)產(chǎn)工藝龍頭企業(yè)、RISC-V合作方、國(guó)內(nèi)存儲(chǔ)器龍頭企業(yè)等，整合產(chǎn)業(yè)鏈資源，加速三維存算一體技術(shù)從實(shí)驗(yàn)室走向市場(chǎng)。

（作者：馮亞玲）